WSI

Primer intent de WSI de Trilogy Systems.

La integració a escala d'oblia (amb acrònim WSI) és un sistema poc utilitzat per construir xarxes de circuits integrats molt grans (comunament anomenades "xip") a partir d'una oblia sencera de silici per produir un únic "superxip". Combinant una mida gran i un embalatge reduït, s'esperava que WSI conduís a una reducció dràstica dels costos d'alguns sistemes, sobretot els superordinadors massivament paral·lels. El nom prové del terme integració a gran escala, l'estat de l'art quan s'estava desenvolupant WSI.[1]

En el procés normal de fabricació de circuits integrats, es produeix un únic gran cristall cilíndric (boule) de silici i després es talla en discos coneguts com oblies. A continuació, es netegen i es polien les hòsties per preparar el procés de fabricació. S'utilitza un procés fotogràfic per modelar la superfície on s'ha de dipositar el material a la part superior de l'oblia i on no. Es diposita el material desitjat i es retira la màscara fotogràfica per a la següent capa. A partir d'aleshores, l'oblia es processa repetidament d'aquesta manera, posant-se capa rere capa de circuits a la superfície.[2]

Múltiples còpies d'aquests patrons es dipositen a l'oblia en forma de quadrícula a través de la superfície de l'oblia. Després de modelar totes les ubicacions possibles, la superfície de l'oblia apareix com un full de paper gràfic, amb línies de quadrícula que delimiten els xips individuals. Cadascuna d'aquestes ubicacions de la xarxa es prova per detectar defectes de fabricació mitjançant equips automatitzats. Aquelles ubicacions que es troben defectuoses s'enregistren i es marquen amb un punt de pintura (aquest procés s'anomena "entintant una matriu" i les tècniques més modernes de fabricació d'oblies ja no requereixen marques físiques per identificar la matriu defectuosa). A continuació, es talla l'oblia per tallar les fitxes individuals. Aquests encenalls defectuosos es llencen o es reciclen, mentre que els xips de treball es col·loquen a l'embalatge i es tornen a provar per detectar qualsevol dany que es pugui produir durant el procés d'embalatge.

  1. «Definition of wafer scale integration» (en anglès). https://www.pcmag.com.+[Consulta: 7 març 2023].
  2. Giambra, Marco A.; Mišeikis, Vaidotas; Pezzini, Sergio; Marconi, Simone; Montanaro, Alberto «Wafer-Scale Integration of Graphene-Based Photonic Devices» (en anglès). ACS Nano, 15, 2, 23-02-2021, pàg. 3171–3187. DOI: 10.1021/acsnano.0c09758. ISSN: 1936-0851. PMC: PMC7905876. PMID: 33522789.

Developed by StudentB